联系人3005个
立即查看
可引荐人脉758人
立即引荐
历史招中标信息82735条
立即监控
| 定制FPGA开发板 | 项目编号****点击查看 | |
| 2026-10-27 20:56:15 | 公告截止日期2026-11-03 22:00:00 | |
| ****点击查看 | 付款方式本合同生效后付50%，货物安装调试运行验收合格后付50% | |
| 联系电话 | ||
| 到货时间要求 | 签订合同后30个自然日内 | |
| ￥ 200000.00 | ||
| **市****点击查看 | ||
| 符合《政府采购法》第二十二条规定的供应商基本条件 | ||
| 定制FPGA开发板 | 1 | 套 |
| ￥ 200000.00 |
| 1、FPGA 主芯片型号：XCVU19P Virtex UltraScale+ 2、FPGA 逻辑**：系统逻辑单元 8,938,000 3、FPGA DSP **：DSP Slice 3840 个 4、FPGA 片上存储：Block RAM 合计 224Mb 5、集成PCIe 接口：默认配置 Gen2 ×4；配套 100MHz 标准 PCIe 差分参考时钟；FPGA 内置硬核实现，无需外挂 PCIe PHY 6、集成USB2.0和USB3.0（Gen1 5Gbps）接口：外挂USB PHY 芯片（TUSB1310A）；FPGA GTY 对接 PHY，PIPE3.0 接口；数字链路时钟 125MHz（32bit PIPE），8b/10b 编码；向下兼容 USB2.0（480Mbps） 7、集成千兆以太网接口：RJ45 网口（内置隔离变压器）；外挂千兆 PHY（88E1510）；FPGA 侧 RGMII 接口；GMII/RGMII 工作时钟 125MHz；支持 10/100/1000M 自适应 8、SPI 接口：板载 2 路 QSPI （SPI 四通道），第1路用于Flash读取，第2路用于外设控制；板载4路SPI（单通道）主/从模式可配置；最高时钟 50MHz； 9、UART 接口：共 2 路；第 1 路用于控制台调试；第 2 路用于访问外设，最高波特率不低于115200bps 10、时钟系统：板载独立晶振：25MHz和100MHz；板载 Si534x 可编程时钟发生器；FPGA 内部 MMCM/PLL 可生成各路业务时钟；PCIe、USB3.0 PHY、千兆 PHY 分配独立参考时钟 11、提供开发板各类高速接口、外设驱动，封装I2C/SPI/UART、千兆网、USB和PCIe 等底层操作，配套寄存器读写、中断与状态管理，支持上层验证工程调用 12、调试接口：标准 JTAG 下载调试接口 典型应用场景：星闪 SLE/SLB 标准协议芯片ASIC 原型验证 |
| 12个月 |
基本情况
上次中标企业: 北京****公司
潜在竞争对手: 共
575
个, 其中与甲方合作关系紧密的
7 家
相似项目推荐